

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-130603

(43)Date of publication of application : 16.05.1997

(51)Int.Cl.

H04N 1/401

H04N 5/16

(21)Application number : 07-283445

(71)Applicant : OLYMPUS OPTICAL CO LTD

(22)Date of filing : 31.10.1995


(72)Inventor : SUGIMOTO YUKIHIRO

(54) SHADING CORRECTION DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide the shading correction device which conducts effective correction with a memory of a small capacity.

SOLUTION: Horizontal direction shading correction data $H(i)$ obtained from specific horizontal and vertical lines based on a uniform reference image picked up by an image pickup element 1 and vertical shading correction data $V(j)$ are stored respectively in a horizontal shading correction memory 7 and a vertical shading correction memory 5. Then the correction is conducted by multiplying the corresponding horizontal direction shading correction data $H(i)$ and the corresponding vertical shading correction data $V(j)$ by image data $D(i, j)$ received by the image pickup element 1 at a multiplier 3.



LEGAL STATUS

[Date of request for examination] 29.10.2002

[Date of sending the examiner's decision of rejection] 06.09.2005

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

REST AVAILABLE COPY

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-130603

(43)公開日 平成9年(1997)5月16日

(51) Int Cl⁶

識別記号

片内整理番号

FI

技術表示箇所

H04N 1/401
5/16

H0 4N 1/40
5/16

101A
B

審査請求 未請求 請求項の数3 OL (全 8 頁)

(21) 出照番号 特照平7-283445

(22) 出願日 平成7年(1995)10月31日

(71)出票人 000000376

オリンパス光学工業株式会社

東京都渋谷区幡ヶ谷2丁目43番2号

(72)発明者 杉本 行弘

東京都渋谷区幡ヶ谷2丁目43番2号 オリ

ンバス光学工業株式会社内


(74) 代理人 弁理士 伊藤 達

(54) 【発明の名称】 シェーディング補正装置

(57) 【要約】

【課題】少容量のメモリで効果的に補正を行うシェーディング補正装置を提供することを目的とする。

【解決手段】予め、撮像素子1で撮像した一様な基準画像に基づいて特定の水平ライン及び垂直ラインより求めた水平方向シェーディング補正データH(i)と、垂直方向シェーディング補正データV(j)とを水平方向シェーディング補正メモリ7、垂直方向シェーディング補正メモリ5に格納し、撮像素子1で取り込んだ画像データD(i, j)に対し、対応する上記水平方向シェーディング補正データH(i)と垂直方向シェーディング補正データV(j)とを乗算器3で乗ずることにより補正を行う。



(2)

特開平9-130603

【特許請求の範囲】

【請求項1】 一次元の水平方向シェーディング補正データH(i)と、一次元の垂直方向シェーディング補正データV(j)とに基づいて、取り込んだ画像データD(1, j)に対し、対応する上記水平方向シェーディング補正データH(i)と垂直方向シェーディング補正データV(j)とを乗ずることにより補正を行うシェーディング補正装置であって、
上記補正データを一樣な基準画像を撮像した際の特定の水平ライン及び垂直ラインより求めることを特徴とするシェーディング補正装置。

【請求項2】 上記補正データの作成の際に、一樣な基準画像を撮像し、垂直方向および水平方向の中央部のデータを累積加算し、その結果を用いて該補正データを作成することを特徴とする、請求項1に記載のシェーディング補正装置。

【請求項3】 上記補正データの作成の際に、一樣な基準画像を取り込み、垂直方向および水平方向のデータの累積加算を行う際、両方向の補正データ格納用のメモリを用いてビット幅を拡大し、片方向ずつ取り込みを行い、累積加算数を増し、該補正データを作成することを特徴とする、請求項1に記載のシェーディング補正装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、シェーディング補正装置、詳しくは、光量依存性のシェーディングを補正するシェーディング補正装置に関する。

【0002】

【従来の技術】従来、画像入力装置等において、より正確に画像を再現するためにシェーディング補正を行う技術手段は種々のものが提案されている。このシェーディングとしては、主に撮像素子の暗電流に起因する光量に依存しないシェーディングと、主に撮像素子の各画素の感度ばらつきや撮像光学系に起因する光量に依存するシェーディングとが知られている。

【0003】このシェーディングとしては、たとえば、

- (1) レンズによるシェーディング
 - (2) イメージセンサの蓄積時間差によるシェーディング
 - (3) イメージセンサ多線読み出しによる後段の回路系のゲイン差によるシェーディング
- 等が考えられる。

【0004】上記(1)項によるシェーディングは、COSの4乗則によるものであり、同心円上にシェーディングが発生する。すなわち、図7に示すように、各画素の照度は、レンズ中心とイメージセンサの各画素の線とその画素に垂直に下ろした線とのなす角のCOSの4乗に比例することによる。

【0005】また、上記(2)項によるシェーディング

は、MOS型イメージセンサに現れる。すなわち、MOS型イメージセンサの場合、ライン毎に蓄積電荷をリセットする場合が多く、このとき、ラインの読み始め画素と読み終わりの画素とでは、読み出しの時間差分電荷の蓄積時間が異なりシェーディングとなって現れる。

【0006】さらに、上記(3)項によるシェーディングは、イメージセンサから多線読み出しを行う場合に現れる。すなわち、高速度カメラの場合、多線読み出しを行うのが高速化に有効な方法である。しかし、多線化により、処理系が異なってしまう、各線のゲインが若干異なってしまう。このため、多線読み出しを行った場合、多線化の方法により、垂直方向、水平方向に繰り返すシェーディングが発生する。

【0007】上記光量に依存しないシェーディングの補正に関しても種々提案がなされているが、本発明は光量に依存するシェーディング補正に関するものであるので説明を省略し、図示する撮像素子は、すでに光量に依存しないシェーディングは補正されて出力されているものとして説明を行う。

【0008】撮像素子として特に固定撮像素子を用いた画像の場合、各画素ごとに感度の差があり、この為画像出力に撮像素子の感度差によるシェーディングが見られる。このような、シェーディングの補正手段として特開昭60-77575号公報には、以下に示すような技術手段が提案されている。

【0009】図4は、この特開昭60-77575号公報に開示された技術手段に代表されるシェーディング補正装置を示したブロック図である。

【0010】図に示すように該シェーディング補正装置では、撮像素子1において均一な画像を電気信号に変換し、A/Dコンバータ2においてデジタルデータに変換する。このデータをゲート45を介してメモリ41に取り込む。その後メモリ41よりデータを取り出し、補正係数作成回路44で補正係数を計算し、タイミング回路42、アドレス制御回路40により上記メモリ41の同一アドレスに書き込む。

【0011】そして画像データ取り込み時に画像データに合わせて上記メモリ41より補正係数を読み出し、取り込んだ画像データを乗算器3で乗算することにより、シェーディング補正を行うものである。

【0012】

【発明が解決しようとする課題】しかしながら、近年、画像入力装置の高解像度化が求められており、一画面のサイズが非常に大きなものとなっており、そのため上記技術手段のように全画面のシェーディングデータを取り込み、補正を行う手段では、多大なメモリ容量を必要とする。これにより装置の小型化や、低コスト化の妨げとなっている。

【0013】本発明はかかる問題点に鑑みてなされたものであり、少容量のメモリで効果的に補正を行うシェー

(3)

特開平9-130603

ディング補正装置を提供することを目的とする。

【0014】

【課題を解決するための手段】上記の目的を達成するために本発明による第1のシェーディング補正装置は、一次元の水平方向シェーディング補正データH(1)と、一次元の垂直方向シェーディング補正データV(1)とに基づいて、取り込んだ画像データD(i, j)に対し、対応する上記水平方向シェーディング補正データH(i)と垂直方向シェーディング補正データV(j)とを乗ずることにより補正を行うシェーディング補正装置であって、上記補正データを一般な基準画像を撮像した際の特定の水平ライン及び垂直ラインより求めることを特徴とするシェーディング補正装置。

【0015】上記の目的を達成するために本発明による第2のシェーディング補正装置は、上記第1のシェーディング補正装置において、上記補正データの作成の際に、一般な基準画像を撮像し、垂直方向および水平方向の中央部のデータを累積加算し、その結果を用いて該補正データを作成することを特徴とする。

【0016】上記の目的を達成するために本発明による第3のシェーディング補正装置は、上記第1のシェーディング補正装置において、上記補正データの作成の際に、一般な基準画像を取り込み、垂直方向および水平方向のデータの累積加算を行う際、両方向の補正データ格納用のメモリを用いてビット幅を拡大し、片方向ずつ取り込みを行い、累積加算数を増し、該補正データを作成することを特徴とする。

【0017】上記第1のシェーディング補正装置は、一般な基準画像を撮像した際の特定の水平ラインおよび垂直ラインより求めた、一次元の水平方向シェーディング補正データH(1)と、一次元の垂直方向シェーディング補正データV(1)とに基づいて、取り込んだ画像データD(i, j)に対し、対応する上記水平方向シェーディング補正データH(i)と垂直方向シェーディング補正データV(j)とを乗ずることにより補正を行う。

【0018】上記第2のシェーディング補正装置は、上記第1のシェーディング補正装置において、上記補正データの作成の際に、一般な基準画像を撮像し、垂直方向および水平方向の中央部のデータを累積加算し、その結果を用いて該補正データを作成する。

【0019】上記第3のシェーディング補正装置は、上記第1のシェーディング補正装置において、上記補正データの作成の際に、一般な基準画像を取り込み、垂直方向および水平方向のデータの累積加算を行う際、両方向の補正データ格納用のメモリを用いてビット幅を拡大し、片方向ずつ取り込みを行い、累積加算数を増し、該補正データを作成する。

【0020】

【実施の形態】以下、図面を参照して本発明の実施の形態を説明する。

【0021】図1は、本発明の第1の実施形態であるシェーディング補正装置の概略構成を示したブロック図である。

【0022】この第1の実施形態のシェーディング補正装置は、水平方向のシェーディング補正用メモリと垂直方向のシェーディング補正用メモリとを備え、対応する画像データにそれぞれの補正データを乗ずることにより、シェーディングの補正を行うことを特徴としている。以下、信号の流れに沿って該第1の実施形態の構成を説明する。

【0023】撮像素子1は、たとえばCCD素子等の固体撮像素子で構成され、入力した光学像を電気的信号に変換するようになっている。該撮像素子1の画像信号はA/Dコンバータ2(図中、A/Dと示す)でA/D変換され、画像データとして乗算器3に入力されるようになっている。該乗算器3は、上記撮像素子1からの画像データを後述する補正データに基づいてシェーディング補正して出力する手段である。

【0024】一方、本実施形態においては、上記撮像素子1の水平方向シェーディングおよび垂直方向のシェーディングを予め測定しておき、図示しない演算手段により該水平方向シェーディングの補正データおよび垂直方向シェーディングの補正データを計算するようになっている。

【0025】上記演算手段で演算された補正データは、水平方向シェーディング補正メモリ7(図中、補正メモリHと記す)および垂直方向シェーディング補正メモリ5(図中、補正メモリVと記す)に書き込むようになっている。なお、該メモリとしては、RAM、ROM、EPROM、EEPROM等の何れの素子であっても良い。

【0026】また、上記水平方向シェーディング補正メモリ7、垂直方向シェーディング補正メモリ5には、タイミング発生回路9からの同期信号が入力するようになっており、さらに、該タイミング発生回路9からの同期信号は水平方向アドレス発生回路6(図中、アドレス発生と記す)、垂直方向アドレス発生回路4(図中、アドレス発生と記す)にも入力するようになっている。これにより、上記水平方向シェーディング補正メモリ7は、上記水平方向アドレス発生回路6からの信号に基づき画素毎に出力データを更新して出力するとともに水平同期信号によりリセットを行う。また、上記垂直方向シェーディング補正メモリ5は、上記垂直方向アドレス発生回路4からの信号に基づき水平同期毎に出力データを更新して出力し、一画面の開始、または終了によりリセットを行うようになっている。

【0027】上記水平方向シェーディング補正メモリ7および垂直方向シェーディング補正メモリ5の出力はともに乗算器8に入力され、乗算され、その結果は乗算器3に入力されるようになっている。該乗算器3では、撮像素子1からの画像データに上記乗算器8からの出力信

(4)

特開平9-130603

号を乗ずることにより、シェーディング補正を行い出力するようになっている。

【0028】図2は、上記第1の実施形態のシェーディング補正装置の構成をさらに詳しく示したブロック図である。なお、図中、撮像素子1、A/Dコンバータ2、乗算器3は、上記図1に示す構成要素と同様であるので、ここでの詳しい説明は省略する。

【0029】この実施形態は、補正データ作成時とシェーディング補正時での回路全体の制御を行う制御回路18を備え、上記タイミング発生回路9と同様の役目を果たすタイミング発生回路17は該制御回路18により制御されるようになっている。このタイミング発生回路17は、上記制御回路18の出力により各モードに合わせてタイミング信号を発生するようになっている。

【0030】また、該タイミング発生回路17には、該タイミング発生回路からの信号により上記水平方向アドレス発生回路6、垂直方向アドレス発生回路4と同様の役目を果たす水平方向アドレス発生回路（図中、アドレス発生と記す）13、垂直方向アドレス発生回路（図中、アドレス発生と記す）11が接続されており、さらにこれらアドレス発生回路13、11にはそれぞれ上記水平方向シェーディング補正メモリ7、垂直方向シェーディング補正メモリ5と同様の役目を果たす水平方向シェーディング補正メモリ（図中、補正メモリHと記す）14、垂直方向シェーディング補正メモリ（図中、補正メモリVと記す）12が接続されている。

【0031】上記水平方向シェーディング補正メモリ14、垂直方向シェーディング補正メモリ12の出力は上記乗算器8と同様の役目を果たす乗算器15に入力されるようになっている。該乗算器15では、上記水平方向シェーディング補正メモリ14、垂直方向シェーディング補正メモリ12からの出力の乗算を行い、該当画素のシェーディングデータとして出力するようになっている。また、該乗算器15の出力は該乗算器15出力のデータを実際に補正するデータに変換する除算器16を介して上記乗算器3に入力されるようになっている。

【0032】また、上記A/Dコンバータ2でA/D変換された撮像素子1の画像データは一方で加算器19に入力するようになっており、該加算器19においてシェーディングデータ取り込み時に、図5中、斜線部で示す画面中央部（縦方向）を各ライン毎に累積加算するようになっている。さらに、撮像素子1の画像データは加算器20に入力され、シェーディングデータ取り込み時、水平方向補正メモリ14を利用して、図6中、斜線部で示す画面中央部（横方向）を垂直方向に累積加算するようになっている。

【0033】次に、上記第1の実施形態のシェーディング補正装置の動作について図2を参照して説明する。

【0034】まずシェーディングの補正を行うための基準データを取り込む。すなわち、撮像素子1で一様な基

準画像を撮像しながら、制御回路18はタイミング発生回路17に基準データ取り込み用の信号を送る。この後、制御回路18は加算器19、20を制御して、A/Dコンバータ2からのデータを加算器19は、各ライン毎に中央部を累積加算し垂直方向シェーディング補正メモリ12に送り、加算器20は画面中央部のラインでA/Dコンバータ2からのデータと水平方向シェーディング補正メモリ14の対応するデータとを足し合わせ再び同水平方向シェーディング補正メモリ14に結果を書き込む。これにより水平方向シェーディング補正メモリ14に中央部のラインの各画素を垂直方向で累積加算した水平方向のシェーディングデータを書き込むことができる。

【0035】上記タイミング回路17は水平方向シェーディング補正メモリ14に画面中央の1Hの各画素のデータを水平方向アドレス発生回路13を更新しながら書き込み、垂直方向シェーディング補正メモリ12に画面中央の縦の1ラインの画素のデータを垂直方向アドレス発生回路11を更新しながら書き込む。これによりその撮像素子のシェーディングの様子を代表するシェーディングデータを取り込むことができる。

【0036】次にシェーディング補正時の動作について説明する。

【0037】上記制御回路18は、タイミング発生回路17にシェーディング補正用の信号を送るとともに加算器19、20を非作動にする。さらに、該制御回路18は、上記水平方向シェーディング補正メモリ14および垂直方向シェーディング補正メモリ12を制御してこれらメモリからのデータを乗算器15に送る。

【0038】上記タイミング発生回路17は画像データに合わせて、各画素毎に水平方向アドレス発生回路13を更新し、水平方向シェーディング補正メモリ14のデータを乗算器15に送る。そして各水平同期毎に水平方向アドレス発生回路13をリセットし、水平方向毎に初めから補正データを出力させる。同時に垂直方向アドレス発生回路11の出力を更新し、垂直方向シェーディング補正メモリ12のデータを乗算器15に出力する。このアドレス発生回路は一画面の終了によりリセットされ画面の始まり毎に初めから出力を繰り返す。

【0039】上記乗算器15は水平方向シェーディング補正メモリ14および垂直方向シェーディング補正メモリ12の出力を乗算することにより対応する画像データの位置でのシェーディング量を計算し除算器16に送る。

【0040】該除算器16では、予め定められた基準となる値を入力されたシェーディング量で除算することによりシェーディング補正量を計算し、除算器3に出力する。そして、該除算器3は送られてきたシェーディング補正量と画像データの乗算を行うことによりシェーディング補正を行いシェーディング補正された画像データを

(5)

特開平9-130603

後段に出力する。

【0041】以上の動作により、少ないメモリ量でも簡単な回路構成で効果的にシェーディング補正を行うことができる。また本実施形態ではシェーディングデータを取り込む際、累積加算を行えるように加算器19、20を設けたが、ランダムノイズが無視できるなら、当該部分をゲート等で構成しても良い。

【0042】また、一般に、COS4乗則によるシェーディングの補正は非線形であるが故に困難であるが、本実施形態によれば、大きく改善することができる。以下、該シェーディング補正について、図7、図8を参照して説明する。

【0043】図7、図8に示すように、イメージセンサ上の中央点O_iの明るさを“1”とすると、COS4乗則のよる、図8中、A、B、C点の明るさは、それぞれ、

$$\cos^4 \theta_a = 1 / (a^2 + 1)^2$$

$$\cos^4 \theta_b = 1 / (b^2 + 1)^2$$

$$\cos^4 \theta_c = 1 / (c^2 + 1)^2$$

となる。なお、上記a、b、cは、それぞれ、

$$a = AO_i \quad b = BO_i \quad c = CO_i$$

であり、角 θ_a 、 θ_b 、 θ_c は、それぞれ上記イメージセンサ上の中央点O_iから上記A、B、C点をみた仰角である。

【0044】本実施形態では、上記B、C点の補正値よりA点の補正を行うので、補正後のA点の明るさは、表示上の、

$$a^2 = b^2 + c^2$$

であることを考慮すれば、

$$(b^2 + c^2) / (a^2 + 1) + 1)^2$$

となり、この

$$b^2 + c^2 / (a^2 + 1)$$

の項が補正誤差となる。

【0045】上記誤差が最大となるのは、

$$b^2 = c^2 = a^2 / 2$$

であるので、

$$\left[\frac{(5/4) \cdot (a^2 + 1)}{(a^2 + 1)} \right]^2$$

となり、中央の明るさ“1”との差は、

$$\left| \frac{(9/16) \cdot (a^4 + 1/2) \cdot (a^2)}{(a^2 + 1)} \right|^2$$

となり、補正前の中央の明るさとの差は、

$$(a^4 + 2a^2) / (a^2 + 1)^2$$

となるから、aが“1”よりも比較的小さいとすれば、

$$a^4$$

を無視して、1/4程度にシェーディングを補正することができる。

【0046】次に、本発明の第2の実施形態について説明する。

【0047】図3は、上記第2の実施形態のシェーディング補正装置の構成を示したブロック図である。

【0048】本第2の実施形態では、上記第1の実施形態における補正メモリをFIFO (First-In-First) タイプとし、さらに、上述した水平方向アドレス発生回路13、垂直方向アドレス発生回路11を省略して構成したことを特徴としている。またシェーディングデータを取り込む際に、加算器を用いて複数画素の和を取るようにし、シェーディングデータからランダムノイズ成分を除去しデータの精度を上げている。

【0049】また、該データの和を取る際、データの精度を上げるために水平方向シェーディング補正FIFOメモリ（以下、FIFOHと略記する）22と、垂直方向シェーディング補正FIFOメモリ（以下、FIFOVと略記する）21との両方を用いて水平方向のシェーディングデータを垂直方向に累積加算処理している。

【0050】さらに、該垂直方向の補正データは加算器29を用いて水平方向に累積加算を行い、該加算結果をRAM32に格納するように構成している。

【0051】以下、信号の流れに沿って該実施形態を説明する。

【0052】まずシェーディング補正を行うためのデータを取得する。すなわち、制御回路27は、取り込み開始前に一度加算器24をクリアしながら出力をセレクト25を介しFIFOV21、FIFOH22に書き込みメモリのクリアを行う。そして均一な基準画像を撮像した状態で該FIFOV21、FIFOH22を水平同期毎にリセットしながら各画素毎にデータを読み出し、加算器24にて撮像素子1からのデータとの和を取る。この出力をセレクト25を介し、再度FIFOV21、FIFOH22に書き込むことにより、水平方向の感度むらを垂直方向に累積加算することができる。

【0053】このとき、制御回路27は画面中央部の必要なラインのみ上記FIFOV21、FIFOH22への書き込みをイネーブルにして回路のオーバーフローを防止している。また垂直方向の補正データは各ライン毎に加算器29で中央の必要画素のみを累積加算し、セレクト31を介し、ワークRAM32にライン毎にデータを書き込み、加算器のデータをクリアする。

【0054】以上の動作によりシェーディング補正のためのデータを取り込むことができる。

【0055】また、データ取り込み後、CPU33はゲート28を介して水平方向シェーディングの累積加算データをFIFOV21、FIFOH22より読み出し、補正係数を計算してセレクト25を介してFIFOH22に水平方向の補正データを書き込む。またワークRAM32より垂直シェーディングの累積加算データをセレクト25を介して垂直方向補正データをFIFOV21

(6)

特開平9-130603

に書き込む。

【0056】シェーディング補正時、上記制御回路27は入力される画像データに合わせてFIFOH22とFIFOV21より補正データを読み出し、乗算器23でその画素位置でのシェーディング補正データを作成し、乗算器3で入力画像にシェーディング補正を加える。

【0057】以上の動作により、ランダムノイズの影響の少ない補正データが得られる。

【0058】本第2の実施形態によると、シェーディングデータを取り込む際に累積加算を行うため、ランダムノイズの影響のない精度の高いシェーディング補正を行うことができる。

【0059】さらに、書き込みのサイクルの遅い(1H間隔)垂直方向のシェーディングデータの取り込みにCPU33用のワークRAM32を用い、アクセスサイクルの遅い水平方向のシェーディングデータの取り込みにFIFOタイプのメモリを用い且つ水平方向用と垂直方向用のFIFOメモリを用いてデータ幅を拡張したため、垂直、水平方向のメモリのビット幅を広げることなく累積数を多く取ることができ、取り込むシェーディングデータの精度を高めることができる。

【0060】このように上記各実施形態を用いれば、少ないメモリ容量で効果的にシェーディング補正を行うことができる。

【0061】また、固定撮像素子、特にX-Yアドレス型の撮像素子では、スイッチングトランジスタのON抵抗のばらつきにより縦筋状のシェーディングや横筋状のシェーディングが見られることがあるが、上記実施形態によれば、確実にこれらのシェーディングを除去することが可能となる。

【0062】

【発明の効果】以上説明したように本発明によれば、少容量のメモリで効果的に補正を行うシェーディング補正装置を提供できる。

【0063】さらに、本発明によれば、COS4乗則によるシェーディングを1/4程度に改善することができる。

【0064】また、本発明によれば、蓄積時間によるシェーディングは、各ライン一様に水平方向に生じるの

で、本実施形態の水平方向のシェーディング補正により完全に補正できる。

【0065】さらに、本発明によれば、多線読み出しによるシェーディングも、読み出し方法により水平方向に多線読み出しする場合は水平方向のシェーディング補正により、ライン毎に多線読み出しを行う場合には垂直方向のシェーディング補正により、それぞれ完全に補正できる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態のシェーディング補正装置の概略構成を示したブロック図である。

【図2】上記第1の実施形態のシェーディング補正装置の構成をさらに詳しく示したブロック図である。

【図3】本発明の第2の実施形態のシェーディング補正装置の構成を示したブロック図である。

【図4】従来のシェーディング補正装置の一例を示したブロック図である。

【図5】上記第1の実施形態のシェーディング補正装置において、シェーディングデータ取り込み部分の一例を示した説明図である。

【図6】上記第1の実施形態のシェーディング補正装置において、シェーディングデータ取り込み部分の他の例を示した説明図である。


【図7】上記第1の実施形態において、COS4乗則によるシェーディングを補正する手段を説明する図である。

【図8】上記第1の実施形態において、COS4乗則によるシェーディングを補正する手段を説明する図である。


【符号の説明】

- 1…撮像素子
- 2…A/Dコンバータ
- 3…乗算器
- 4…垂直方向アドレス発生回路
- 5…垂直方向シェーディング補正メモリ
- 6…水平方向アドレス発生回路
- 7…水平方向シェーディング補正メモリ
- 8…乗算器
- 9…タイミング発生回路


【図5】



【図6】




【図7】




(7)

特開平9-130603


【図1】




【図8】



【図2】




【図3】



(8)

特開平9-130603

【図4】



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☒ **BLACK BORDERS**

☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**

☐ **FADED TEXT OR DRAWING**

☒ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**

☐ **SKEWED/SLANTED IMAGES**

☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**

☐ **GRAY SCALE DOCUMENTS**

☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**

☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**

☐ **OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.